# FPGA模块

**Repository Path**: jimenghui/fpga-module

## Basic Information

- **Project Name**: FPGA模块
- **Description**: xilinx FPGA模块
1.async_fifo(异步FIFO)
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 5
- **Created**: 2025-08-06
- **Last Updated**: 2025-08-06

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

7系列FPGA的模块

1. async_fifo 是 FPGA使用LUT生成的32深度4bit宽度的异步FIFO
2. axi_interface简单的AXI的读写