有损图像压缩算法，可以在硬件上以极低的功耗高效实现 图像压缩到1.25 BPP，其结果质量优于最先进的片上压缩算法 ( PSNR=33.16, SSIM=0.90 ) 提出了一种高效的 VLSI 架构，并在 FPGA 上实现 ASIC 设计的结果进一步验证了低硬件复杂性和高功率效率 我们的方法有望用于低功耗无线视觉传感器网络（WVSN）

<8051软核处理器设计实战> 配套代码 链接：https://pan.baidu.com/s/1un2qtgekfKg8-_vLpnGm9g?pwd=open 提取码：open

重庆大学由2017年开始实施的计算机组成原理课程改革实验内容，通过合理的梯度划分，一步一步由单独器件连接构成CPU，最后实现一个简单的MIPS五级流水CPU。

Verilog实现的16位微控制器MSP430的内核。 详细的设计文档： https://github.com/olgirard/openmsp430/tree/master/doc

基于 IEEE 802.22/11/16 OFDM 的收发器系统 收发独立 MY_SOURCES是verilog代码和tb文件 IPCORE是IP配置，ISE MATLAB是802.22 OFDM信号的matlab的仿真模型 论文 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=8051045&isnumber=7859429

毕业后，自学微机原理相关内容，设计了基于RISCV指令集的一个五级流水线结构的CPU。由于是初次设计这样大规模的工程的缘故，加上又需要赶紧拿出阶段性成果的缘故，本设计暂时还未能实现状态寄存器和中断跳转的控制系统模块。

【优秀课设】基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计 更新为准：https://mikezhou.blog.csdn.net/article/details/122004338

Dora, a low-latency FPGA partial reconfiguration controller, is proposed in this letter to address the latency challenge faced by traditional solutions in highly real-time reconfigurable systems.

基于psm的设计，使用汇编完成一些功能

测试-开源00

阿里，无剑 FPGA 开源

MIPI CSI -> USB, FPGA

MIPI CSI -> HDMI

FPGA上手工程——数字钟